Patent Abstracts of Japan

PUBLICATION NUMBER

04087184

PUBLICATION DATE

19-03-92

APPLICATION DATE

26-07-90

APPLICATION NUMBER

02200690

APPLICANT: SHARP CORP;

INVENTOR: KODAMA HIROICHI;


INT.CL.

H05B 6/66

TITLE

: DRIVER CIRCUIT FOR INVERTER

TYPE MICROWAVE OVEN



ABSTRACT: PURPOSE: To accomplish a driver circuit using a low voltage DC power supply, which assures a high power utilization factor and high output at a low cost, by connecting two inverter circuits in parallel with the DC power supply, and furnishing two booster transformers.

> CONSTITUTION: A driver circuit for inverter type microwave oven is equipped with push-pull type inverter circuits 2, 3 and a voltage doubler half-wave rectifying circuit 6, and with the output therefrom a magnetron 7 is driven. In these inverter circuits 2, 3 switching elements 10a, 10b and 11a, 11b, two each, are connected with the primary windings of booster transformers 4, 5 so as to form a closed loop, and the connecting points of these switching elements 10a, 10b and 11a, 11b and center taps 4c, 5c of the primary windings of the booster transformers 4, 5 are connected with the two ends of a DC power supply 1, and the drive is done with a control circuit 13. Therefore, the currents flowing through the primary sides of the booster transformers 4, 5 are switched at a high speed. This permits accomplishing a driver circuit for inverter type microwave oven using a low-voltage DC power supply, with which a high output and high efficiency are assured at a low cost.

COPYRIGHT: (C)1992, JPO& Japio

19 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-87184

⑤Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成4年(1992)3月19日

H 05 B 6/66

В 8815-3K

審査請求 未請求 請求項の数 2 (全10頁)

69発明の名称

インパータ電子レンジの駆動回路

②特 願 平2-200690

顋 平2(1990)7月26日

@発 明 渚 岡 本

光央

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

個発 明 者 玉

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

勿出 願 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

70代 理 弁理士 青 山 葆 外1名

1. 発明の名称

インパータ電子シンジの駆動回路

- 2. 特許請求の範囲
- (1) 2つのスイッチング素子と昇圧トランス の1次側巻線とを接続して閉ループが形成され、 上記2つのスイッチング素子の接続点と上記昇圧 トランスの1次側登線のセンタータップとが直流 電視の両端に接続される2つのブッシュブル方式 インバータ回路を備え、

上記2つのブッシュブル方式インバータ回路の 昇圧トランスの 2 次側巻線の一端を互いに接続し、 さらに、上記2つのブッシュブル方式インバー 夕回路の2つの昇圧トランスの2次側巻線の他端 に接続され、マグネトロンに電力を供給する倍電 圧整流回路と、

上記 2 つのインバータ回路の一方のスイッチン グ素子と他方のスイッチング素子を問じデューティ サイクルで交互にオンオフする制御手段を備えた ことを特徴とするインパータ電子レンジの駆動回

路。

- (2) 上紀界圧トランスのリーケージインダクタ ンスおよび倍電圧整流回路のコンデンサの容量値 および回路抵抗の値、あるいは上記スイッチング 素子のデューティサイクルを調整して、上記スイッ チング素子に流れる電流波形の2分の1の周期が 上記デューティサイクルと等しくなるように設定 したことを特徴とする請求項1に記載のインバー 夕電子レンジの駆動回路。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、低電圧直流電源を高電圧の高周波電 流に変換し、これを倍電圧整流回路により整流し てマグネトロンに電力を供給するインバーク電子 レンジの駆動回路に関するものである。

【従来の技術】

近年、通常は商用交流電源で使用していた賞気 ・電子機器において、風外での使用を考慮した機 器が各種開発されており、現在家庭内で広く利用 されているインバータ電子レンジにおいても屋外

での使用が試みられている。

従来の典型的なインバータ電子レンジの構成を 第84図に示す。このインバータ電子レンジでは商 、用電源(100V、50/60Hz)から得られた 交流電力は整流回路で直流電力に変換される。こ の直流電力は一石共振型インバータ回路で高周波 化され、昇圧トランスで昇圧される。トランス出 力は倍電圧整流回路で整流され、マグネトロンの 駆動に利用される。

上記インバータ電子レンジを屋外で使用する際には自動車用蓄電池等の12V,24V等の低電圧直流電源で使用する必要があり、第9図に示すように、低電圧直流電源とインバータ電子レンジの間にDC/ACインバータを設け、低電圧直流電源の出力をDC/ACインバータによって商用交流電源と同じ100V、50/60Hzの交流電力に変換し、この交流電力でインバータ電子レンジを作動させていた。

【発明が解決しようとする課題】

上述したようにインバータ電子レンジを低電圧

【課題を解決するための手段】

本発明のインパータ電子レンジの駆動回路は、 2つのスイッチング素子と昇圧トランスの1次側 巻線とを接続して閉ループが形成され、上記2つ のスイッチング素子の接続点と上記昇圧トランス の1次側巻線のセンタータップとが直流電源の両 端に接続される2つのプッシュプル方式インバー タ回路を備え、上記2つのブッシュブル方式イン バータ回路の昇圧トランスの2次側巻線の一端を 互いに接続し、さらに、上記2つのブッシュブル 方式インバータ回路の2つの昇圧トランスの2次 側巻線の他端に接続され、マグネトロンに電力を 供給する倍電圧整流回路と、上記2つのインバー 夕回路の一方のスイッチング素子と他方のスイッ チング素子を同じデューティサイクルで交互にオ ンオフする制御手段を備えたことを特徴としてい る。 また、上記昇圧トランスのリーケーツイン ダクタンスおよび倍電圧整流回路のコンデンサの 容量値および回路抵抗の値、あるいは上記スイッ チング素子のデューティサイクルを調整して、上

直流電源で使用する場合、DC/ACインパータを使用して交流電力をインパータ電子レンジに入力する方法では、DC/ACインパータとインパータ電子レンジのインパータ回路とで2度の電力変換が行なわれるため、電力の利用率が極めて低くなるという問題がある。また、2台の独立したインパータを必要とすることから電源回路のコストも高くなる。

また、従来のインパータ電子レンジの一石共振型インパータ電源回路に低電圧直流電源を直接に接続するように仕様を変更することは理論的には可能であるが、電源電圧を低くする分、電流容量の非常に大きなスイッチング素子を必要とする。このような電流容量を持つスイッチング素子は現状では非常に高価なものとなる。

本発明はこのような現状に鑑みてなされたものであり、その目的とするところは、低電圧直流電源を電源として、しかも安価でコンパクト、かつ高出力で高効率なインパータ電子レンジの駆動回路を提供することにある。

記スイッチング素子に流れる電流波形の 2 分の 1 の周期が上記デューティサイクルと等しくなるように設定することが留ましい。

【作用】

2つのインパータ回路の合計4つのスイッチング素子を同時にオフした状態(休止期間)から、2つのインパータ回路の一方のスイッチング素子を 2つ同時にオンすると、倍電圧コンデンサは昇圧トランスのリーケージインダクタンス、倍電圧整流回路の倍電圧コンデンサのキャパシタンで定式は除く)で定電圧の大きさは倍電圧コンデンサの充電電圧の大きさは倍電圧コンデンサの充電電圧の大きさは倍電圧コンデンを 3の元で、前記と同じ2つのスイッチング素子をオフすると、2つの昇圧トランスに蓄えられた 2つの昇圧トランスに告えられた 2つの昇圧トランスに告えられた 2つの昇圧コンデンサに供給された 2000年エネルギーが倍電圧コンデンサに供給された 3000年 2000年 2000年

次に、休止期間の後、2つのインパータ回路の 他方のスイッチング素子をオンすると、昇圧トラ ンスのリーケージインダクタンスと倍電圧コンデンサのキャパシティ、マグネトロンの抵抗を含まりの弧を描く電流でマグネトロンに電気エネルギーが供給される。ここでマグネトロンに供給される電力は、倍電圧コンデンサの電圧とスイッチング素子のオン時間の長さで決まる。そして上記2つのインパータ回路の他方のスイッチング素子がオフすると、昇圧トランに供給された電磁エネルギーがマグネトロンに供給されながら電源に回生される。

以上のスイッチング動作が繰り返されてマグネ トロンは高周波電力を発掘する。

また、2つのインバータ回路を直流電源と並列 に接続して昇圧トランスを2個設けているので、 昇圧トランスを1個設ける場合に較べて昇圧トラ ンス1個当りのトランス巻線比は半減し、昇圧ト ランスのリーケージインダクタンスが極めて小さ くなり、スイッチング素子の電流波形の固有周波 数の高周波化が図れる。

また、昇圧トランスのリーケージインダクタン

れ電源電圧を昇圧する昇圧トランス4 および5 の 出力を整流する倍電圧半波整流回路6 を備えてお り、この倍電圧半波整流回路6 の出力によってマ グネトロン7 が駆動される。昇圧トランス4 およ び5 の2 次側からは、マグネトロン7 のフィラメ ント加熱用電源も供給される。

上記倍電圧半波整流回路 6 は公知の構成を有しており、 2 個の高圧ダイオード 8 a, 8 bおよび倍電圧コンデンサ 9 を備えている。

上記インバータ回路2および3は、それぞれ2 個のパワーMOSFET(メタル・オキサイド・セミコンダクター・フィールド・エフェクト・トランジスタ)10a.10bおよび11a.11bと、 昇圧トランス4および5を備えている。

また、制御回路13とスイッチング素子ドライブ回路12aおよび12bで制御手段を構成しており、上記スイッチング素子ドライブ回路12a.1 2bは上記パワーMOSFET10a.10b.11a,11bを駆動する。

上記パワーMOSFETIOaおよび10bのド

スおよび倍電圧整流回路の倍電圧コンデンサの容量および回路抵抗の値、あるいは上記スイッチング素子のデューティサイクルを調整して、上記スイッチング素子に流れる電流波形の固有周波数の2分の1の周期とスイッチング素子のオン時間とを等しく数定した場合には、出力される回路出力電力は最大となる。また、このとき、スイッケンク素子の遷移時にスイッチング素子に流れる電流はほぼせ口になるため遷移損が非常に小さくなり、スイッチング損失が低減する。

【実施例】

以下、本発明のインバータ電子レンジの駆動回路について添付図面を参照して詳細に説明する。

第1図は本発明の一実施例を示す回路図である。 第1図に示すように、このインバータ電子レンジは、低電圧直流電源(例えば自動車用蓄電池)1の 直流電力を高周波電力に変換するブッシュブル方 式インバータ回路(以下、インバータ回路)2およ び3と、上記インバータ回路2および3に設ける

レインは昇圧トランス4の1次巻線の一端4aおよび他端4bにそれぞれ接続され、またパワーMOSFET10aおよび10bのソース同士が接続されており、さらにパワーMOSFET10a.10bのゲートがスイッチング素子ドライブ回路12a.12bにそれぞれ接続されている。また、上記パワーMOSFET11aおよび11bのドレインは昇圧トランス5の1次巻線の一端5aおよび他端5bにそれぞれ接続され、またパワーMOSFET11aおよび!!bのソース同士が接続されており、さらにパワーMOSFET11a.11bのゲートがスイッチング素子ドライブ回路12a.12bにそれぞれ接続されている。

また、昇圧トランス4の2次巻線の一端4eと 昇圧トランス5の2次巻線の一端5bが接続されている。

直流電源1は、上記2つのインパータ回路2.3と並列に接続される。すなわち、直流電源1の 負極側が、パワーMOSPET10aおよび10b のソース同士の接続点と、パワーMOSPET1 1 aおよび I 1 bのソースの接続点に接続される。 また、直流電源 I の正極側は、昇圧トランス 4 の 「次巻線のセンタータップ 4 cおよび昇圧トラン ・ ス5 のセンタータップ 5 cに接続される。

ここで、スイッチング素子であるパワーMOS FET!0a,10b,11a.11bが、スイッチン グ素子ドライブ回路12a.12bを介して制御回 路13によって駆動されることにより、昇圧トラ ンス4および5の1次側を流れる電流が高速にス イッチングされる。なお、スイッチング素子とし では、パワーMOSFETに代えて、1СВT(イ ンシュレーティド・ゲート・バイポーラ・トラン ジスタ)等の電圧駆動型パワーデバイスを用いて もよい。

第2図は制御回路13の回路図である。同図に示すように、発振回路21はトグルフリップフロップ22と鋸歯状波発生回路23に接続され、トグルフリップフロップ22は2つのANDゲート25a.25bに、また鋸歯状波発生回路23は比較回路24を介して上記ANDゲート25a.25b

MOSFET | Ob. | | bを交互に駆動する。

上紀ANDゲート25aおよび25bの出力は、 それぞれスイッチング業子ドライブ回路12a.1 2bを経て、パワMOSFETIOa.10b.11a, [[bのゲートに与えられる。ANDゲート25a の出力がハイレベルの時、パワーMOSFET! 0aとi1aはオン状態になる。またANDゲート 25bの出力がハイレベルの時パワーMOSFE T10bと11bはオン状態になる。

第3図は制御回路13の動作タイミングを示す 図である。同図に示すように、ANDゲート25a 及び25bの出力は交互にハイレベルになるので、 パワーMOSFET10a.11aとパワーMOS FET10b.11bも交互にオン状態にされる。 ここでANDゲート25aおよび25bの出力は同 時にローレベルになる期間、つまりデッドタイム が存在するように、基準値が設定されている。な お、デッドタイムはパワーMOSFET10aと 10bあるいは11aと11bが同時にオンして短 経状態になるのを防止するために設けたものであ

に接続されている。上記トグルフリップフロップ 22は発展回路21の出力信号をトリガとして、 2相分割信号を出力する。上記2相分割信号は2 つのANDゲート 2 5 a, 2 5 bにそれぞれ入力さ れる。一方、上記鋸歯状波発生回路23に与えら れた発振出力は、発振回路21の発振周波数に同 期した鋸歯状波に変換された後に、比較回路24 に入力される。そして、この比較回路24におい て、マグネトロン7の出力を決定するための基準 値(すなわちパワーMOSFETをオンする時間 を設定するためのスレッショルドレベル)と鋸歯 状波との比較が行なわれ、比較回路24の出力は 鋸歯状波の電圧レベルが基準値より大きい期間に ハイレベルになり、予め設定されたオン時間とな るように変調される。変調された信号は上記AN Dゲート25a,25bに入力され、トグルフリッ プフロップ22で2相に分割された信号とAND をとることで、スイッチング素子としての4つの パワーMOSFETを同時にオフする期間を持ち ながら、パワーMOSPETIOa、11aとパワー

る。

次に、本実施例の動作を説明する。パワーMOSPET10a.10b.11a.11bがともにオフしている状態からインパータ回路2のパワーMOSFET10bとインパータ回路3のパワーMOSFET11bがオンすると、昇圧トランス4.5の2次側回路は高圧コンデンサ9、高圧ダイオード8a、昇圧トランス5の2次巻線の一端5e、2次巻線の他端5d、昇圧トランス4の2次巻線の一端4e、2次巻線の他端4dの閉ループに電流が流れ、倍電圧コンデンサ9が充電される。なお、倍電圧コンデンサ9の抗電電圧の大きさは、倍電圧コンデンサ9の抗電電圧の大きさは、倍電圧コンデンサ9の抗電電圧の大きさは、倍電圧コンデンサ9の抗電電圧スイッチンが素としてのパワーMOSFET10a.10b.11a.11bのオン時間の長さで決まる。

次に、再び上記と同じパワーMOSFET 10b. 1 1 bをオフすると、昇圧トランス 4 および 5 に 香えられた電磁エネルギーが倍電圧コンデンサ 9 に供給されながら電源 1 に回生され、 4 つのパワ ーMOSFET 1 0 a. 1 0 b. 1 1 a. 1 1 bが同時 オフする期間に移る。

次に、インパータ回路2.3のパワーMOSF ETI Q a. I l aがオンすると、昇圧トランス 4 。 5の2次側回路は高圧ダイオード8b、倍電圧コ ンデンサ9、昇圧トランス4の2次巻線の一端4d、 2 次巻線の他端 4 e、昇圧トランス 5 の 2 次巻線 の一端 5 d、 2 次巻線の他端 5 e、マグネトロン 7 の閉ループに電流が流れ、マグネトロン?に電気 エネルギーが供給される。ここでマグネトロン7 に供給される電力は倍電圧コンデンサ9の電圧と パワーMOSFET10s.10b.11s.!1bの オン時間の長さで決まる。そしてパワーMOSF ETI0a.llaをオフすると、昇圧トラン4お よび 5 に蓄えられた電磁エネルギーはマグネトロ ン7に供給されながら電源!に回生される。以上 の動作が繰り返されてマグネトロン7は高周波電 力の発振を続ける。

上記倍電圧コンデンサ 9 には昇圧トランス 4 および 5 のリーケージインダクタンスの和、倍電圧コンデンサ 9 のキャパンタンス、回路抵抗(但し

ETのオン期間における電流(電流波形のオン期間における複分値)はほぼ最大になり、したがって、回路出力電力もほぼ最大にできる。なお、Ton < 1 / (2 F), Ton > 1 / (2 F)にすると、第4 図(b), (c)に示すように、オン期間における電流が小さくなる。

第5図は本実施例(Ton=1/(2F))におけるパワーMOSFETのスイッチング損失の説明図である。第5図参照して、スイッチング損失が破さきることを説明する。第5図において、実線はパワーMOSFETの電圧波形であり、また、フルワーMOSFETの電流波形である。また、フルライムTrおように、パワーMOSFETのであり、また、カットの理移時のライズタイムTrおよびフィックの発移時の発生が極力抑えられ、スイックのの発移域できる。なお、一般的なスイッチング表子は、第6図に示すように、ライズタイムTrおよびフォールタイムT「におけるスイッチ

マグネトロン7の抵抗分は除く)で定まる扱動の 弧を描くパワーMOSFETIOЬ、11bのドレ イン電流波形と同様の電流波形で充電され、また マグネトロン7には昇圧トランス4および5のリーケージインダクタンスの和と倍電圧コンデンサ 9のキャパシタンス、回路抵抗(但しマグネトロン7の抵抗分を含む)で定まる級動の弧を描くパ ワーMOSFETIOs、1!sのドレイン電流波 形と同様の電流波形で電気エネルギーが供給される。

第4図(a)は本実施例におけるパワーMOSFETに流れる電流波形を示す図である。同図を参照して回路出力電力が向上できることを詳細に説明する。上記電流波形は昇圧トランス4および5のリーケージインダクタンスの和、倍電圧コンデンサ9のキャパンタンス、回路抵抗の各値で定まる固有関波数Fで騒動する。この波形の2分の1周期をパワーMOSFETのオン時間Tonに受しくなるように振動させると(Ton=1/(2F)にすると)、第4図(a)に示すようにパワーMOSF

ング電流が大きく遷移損が大きい。

具体的な昇圧トランス4および5のリーケージ インダクタンスの和と倍電圧コンデンサ9のキャ パシタンスの設定は以下の通りである。

パワーMOSFETの電流波形の固有周波数下は次式で示される。

F =
$$\frac{\beta}{2\pi}$$
、但し $\beta = \sqrt{\frac{1}{n^* \cdot L \cdot C} - \left(\frac{\theta}{2L}\right)^2}$

ここで、L: 昇圧トランス 4 および 5 のリーケー ジインダクタンスの和

C: 倍電圧コンデンサのキャパシタンス

R: 回路抵抗

n: 昇圧用トランス巻数比

したがって、パワーMOSFETI 0 a.1 l aお よび l 0 b. I 1 bのオン時間をTonとして

$$T \circ n = \frac{1}{2F} = \frac{\pi}{\sqrt{\frac{1}{n^2 \cdot L \cdot C} - \left(\frac{R}{2L}\right)^2}}$$

となるようにし、C、Rの値を設定する。また逆に、L、C、Rで定まる固有周波数の周期の2分

の!にパワーMOSFET! 0 a. l : aおよび! 0 b. l : 1 bのオン時間を設定してもよい。

また、本実施例におけるインバータ回路 2 とインバータ回路 3 の並列接続は、スイッチング素子のオン抵抗が半減できるため回路抵抗低減の役割を有している。したがって、第 7 図に示すように、回路抵抗を小さくした分だけ、スイッチング電流が大きくなり出力をアップすることができる。さらに、インバータ回路を並列接続させることのメリットとして、1 石あたりの回路電流低減による導通担低減の効果もある。

また、先に述べた通り、パワーMOSFET1 0b,11bがオンして、倍電圧コンデンサ9に充 電される期間の回路抵抗はマグネトロン?の抵抗 分を含まないが、パワーMOSFET10a.11a がオンしてマグネトロン?に軽気エネルギーが供 給される期間の回路抵抗はマグネトロン?の抵抗 分を含む。このとき回路抵抗にはマグネトロン? の抵抗分として、マグネトロン?の等価抵抗を1 次側に変換した値が加わる。しかしながら、本回

ス4および5のリーケージインダクタンスの和であるしについては、第1四に示した本実施例の回路図の選り2つのインバータ回路2と3を直流電源1と並列に接続して昇圧トランスを2個設けているので、昇圧トランス1個当りのトランス登線比が半減でき、昇圧トランスのリーケージインダクタンスが極めて小さくなる。このため、上記スイッチング周波数を高周波化でき、駆動回路をコンパクト化できるのである。

尚、第1図で示した本実施例の他、直流電源に ブッシュブル方式インパータを3回路以上並列接 続してもよい。また、上記インパータ回路の各ス イッチング素子を2個以上並列接続してもよい。 【発明の効果】

以上のように、本発明によれば、従来とは異なり、DC/ACインバークを使用しないので、安価で電力利用効率の高い、かつ高出力なインバータ電子レンジの駆動回路を提供できる。さらに、低電圧の直流電源を直接高層波電流に変換しているので、駆動回路の中でも最も大きく、しかも重

路では低電圧直流電源を電源としており、簡用電源を直接整流するのと比較して、昇圧トランス4 および5の巻数比nが高いことからマグネトロンの7の抵抗分は非常に小さい。したがって、パワーMOSFET10a.11aがオン期間でも、またパワーMOSFET10b.11bがオン期間でも同様のスイッチング電流波形が得られ、どちらの場合であってもほぼ最大出力が得られる。その上、パワーMOSFETのオフ時における遷移損を抑えることができる。

ところで、駆動回路のコンパクト化を実現するには、スイッチング素子のスイッチング周波数の高周波化を要し、このためには、上記4つのパワーMOSFETのオン時間Tonを短縮する必要がある。そして、Tonを短縮するためには、回路抵抗Rの値が上述の通り定まっているとすると、上記Tonの算出式から、昇圧トランス4および5のリーケージインダクタンスの和であるしあるいは倍電圧コンデンサ7のキャパシタンスCの値を低減すればよいことがわかる。ここで、昇圧トラン

量のある昇圧用トランスの小型化、軽量化が可能 となり、しかも、2つのインバータ回路を直流電 顔と並列に接続して昇圧トランスを 2 個設けてい るので、昇圧トランスを1個設ける場合に比べて 昇圧トランス 1 個当りのトランス巻線比は半減し、 昇圧トランスのリーケージインダクタンスが極め て小さくなり、スイッチング素子の電流波形の固 有周波数が高周波化するので、駆動回路のコンパ クト化が図れる。また、2つのインパータ回路を 並列接続しているので、スイッチング素子のオン 抵抗が半減できて回路抵抗を低減できて、回路抵 抗を低減した分だけ、スイッチング電流が大きく なり出力アップすることができる。さらに、イン パーク回路を並列接続させることで、スイッチン グ素子1個あたりの回路電流が低減して、導通損 が低減できる。またスイッチング素子の貫流波形 の固有周波数の2分の1の周期をスイッチング素 子のオン時間と等しく設定した場合には、同路出 力の大きい、しかもスイッチング損失の小さい低 電圧入力のインバータ電子レンジの駆動回路が実

現する。

4. 図面の簡単な説明

第1図は本発明の実施例に保るインバータ電子 レンジの駆動回路の回路図、第2図は制御回路のの路図、第2図は制御回路のの路図、第2図は制御回路の各制御信号の波 形図、第4図(a)は本実施例のパワーMOSFE Tのスイッチング電流波形を示す図、第4図(b)、 (c)は比較例のパワーMOSFETのスイッチング電流波形を示す図、第5図は本実施例のパワー MOSFETのスイッチング振失の説明図、第6 図は一般的なスイッチング素子のスイッチンク 失の説明図、第7図は近来のインバータ電 洗の開係を示す図、第8図は従来のインバータ電 流の開係を示す図、第9図は低電で 変別を用いて従来のインバータ電子レンジを駆動 する方法を示す図である。

1…直流電線、2…インバータ回路、


4、5…昇圧トランス、

6 …倍霉圧半波整流回路、


10a,10b,11a,11b...パワーMOSFET、


特 許 出 願 人 シャープ株式会社 代 理 人 弁理士 青 山 葆ほか1名

12a, I2b…スイッチング素子ドライブ回路。




第3図






4






第6図




第フ図


Ⅱ: 導通損



第 8 図



第 9 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.